x9830.CC,a毛片网站,午夜久久网,中文字幕毛片

職位描述：

崗位職責(zé) 1、 負(fù)責(zé)攝像頭控制算法的研究和實(shí)現(xiàn)，包括 PWM 控制、矢量控制、PID 控制等，確保算法的性能和穩(wěn)定性。 2、對(duì)IC廠調(diào)整PID可以進(jìn)行調(diào)整優(yōu)化來提升產(chǎn)品性能。 3、負(fù)責(zé)攝像頭驅(qū)動(dòng)系統(tǒng)的開發(fā)和測(cè)試，包括驅(qū)動(dòng)硬件測(cè)試和軟件調(diào)試等，確保電機(jī)能夠穩(wěn)定、高效地運(yùn)行。 4、參與項(xiàng)目的需求分析和設(shè)計(jì)評(píng)審，能夠提出有價(jià)值的建議和改進(jìn)。 5、撰寫攝像頭設(shè)計(jì)和測(cè)試的文檔，包括技術(shù)報(bào)告、方案文檔等。 職位要求： 1、 熟練掌握 C、C 編程語言，具備一定的硬件電路設(shè)計(jì)能力。 2、熟悉手機(jī)攝像頭的工作原理，對(duì)電機(jī)的關(guān)鍵特性有深入的了解。 3、具備良好的溝通能力和團(tuán)隊(duì)合作精神，能夠有效地與團(tuán)隊(duì)成員、客戶進(jìn)行溝通和協(xié)調(diào)。

職位描述：

1. 根據(jù)項(xiàng)目需求，制定相應(yīng)的驗(yàn)證計(jì)劃和驗(yàn)證方案； 2. 完成SOC級(jí)或IP級(jí)驗(yàn)證環(huán)境的搭建與調(diào)試； 3. 完成IP模塊的功能驗(yàn)證； 4. 完成SOC芯片的系統(tǒng)功能驗(yàn)證； 5. 完成回歸測(cè)試，以及代碼覆蓋率和功能覆蓋率搜集與分析； 6. 開發(fā)高效率的腳本、流程來提升驗(yàn)證的質(zhì)量和效率，保證設(shè)計(jì)的品質(zhì)； 任職資格: 1. 碩士及以上學(xué)歷，電子工程、微電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)畢業(yè)； 2. 熟悉SOC芯片驗(yàn)證流程; 3. 熟練掌握Verilog、Systemverilog等語言； 4. 精通UVM驗(yàn)證方法學(xué)，能夠獨(dú)立搭建UVM驗(yàn)證平臺(tái)； 5. 熟悉perl/makefile/python等腳本語言； 6. 具備良好的文檔編寫能力和習(xí)慣，能夠編寫規(guī)范的驗(yàn)證詳細(xì)文檔； 7. 具備良好的溝通能力、協(xié)調(diào)能力和團(tuán)隊(duì)合作能力，工作認(rèn)真負(fù)責(zé)； 8. 有ARM芯片驗(yàn)證經(jīng)驗(yàn)者尤佳；

職位描述：

職位描述：1.負(fù)責(zé)整個(gè)團(tuán)隊(duì)驗(yàn)證平臺(tái)的搭建、維護(hù)2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入3.各種IP的模塊驗(yàn)證，SOC相關(guān)的集成驗(yàn)證、系統(tǒng)驗(yàn)證，負(fù)責(zé)驗(yàn)證計(jì)劃的制定實(shí)施、測(cè)試用例的編寫。

職位描述：

崗位職責(zé)： 1、負(fù)責(zé)汽車自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語言； 6、熟悉編程語言，如：C，Python，System C； 7、精通腳本編寫（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)： 1.負(fù)責(zé)芯片頂層或IP集成驗(yàn)證 2.與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃，并搭建基于UVM的驗(yàn)證平臺(tái) 3.執(zhí)行驗(yàn)證計(jì)劃，編寫測(cè)試用例，開展遞歸測(cè)試，完成問題的調(diào)試和修復(fù) 4.負(fù)責(zé)覆蓋率收斂，并設(shè)計(jì)和編寫測(cè)試用例完成signoff前的cross-check 5.開展門級(jí)功能和時(shí)序仿真 6.為芯片的bringup提供支持 職位要求： 1.4-6年IC驗(yàn)證經(jīng)驗(yàn)，微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷 2.熟悉IC驗(yàn)證流程，具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn) 3.熟悉SystemVerilog和UVM驗(yàn)證方法學(xué) 4.熟悉AXI/APB/AHB等總線協(xié)議 5.熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證 6.熟悉門級(jí)仿真 7.能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，具備團(tuán)隊(duì)協(xié)作精神，思路清晰，愛鉆研，具備抗壓能力

職位描述：

崗位職責(zé)：
1、根據(jù)芯片需求，編寫驗(yàn)證計(jì)劃；
2、搭建驗(yàn)證環(huán)境，編寫case；
3、協(xié)助設(shè)計(jì)人員bug定位，完成驗(yàn)證報(bào)告。

任職要求：
1、微電子、電子工程、通信等相關(guān)專業(yè)本科以上學(xué)歷，二年（含）以上相關(guān)經(jīng)驗(yàn)；
2、熟練使用Verilog語言和system Verilog語言；
3、熟練掌握某種EDA工具；
4、有良好的溝通能力及團(tuán)隊(duì)合作精神，做事認(rèn)真負(fù)責(zé)，有較強(qiáng)的內(nèi)驅(qū)力；
5、有UVM平臺(tái)使用經(jīng)驗(yàn)者優(yōu)先；
6、熟悉I2C，SPI，UART，I2S等低速接口協(xié)議優(yōu)先。

職位描述：

1. 根據(jù)項(xiàng)目需求，制定相應(yīng)的驗(yàn)證計(jì)劃和驗(yàn)證方案；

2. 完成SOC級(jí)或IP級(jí)驗(yàn)證環(huán)境的搭建與調(diào)試；

3. 完成IP模塊的功能驗(yàn)證；

4. 完成SOC芯片的系統(tǒng)功能驗(yàn)證；

5. 完成回歸測(cè)試，以及代碼覆蓋率和功能覆蓋率搜集與分析；

6. 開發(fā)高效率的腳本、流程來提升驗(yàn)證的質(zhì)量和效率，保證設(shè)計(jì)的品質(zhì)；

任職資格:

1. 本科及以上學(xué)歷，電子工程、微電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)畢業(yè)；

2. 熟悉SOC芯片驗(yàn)證流程;

3. 熟練掌握Verilog、Systemverilog等語言；

4. 精通UVM驗(yàn)證方法學(xué)，能夠獨(dú)立搭建UVM驗(yàn)證平臺(tái)；

5. 熟悉perl/makefile/python等腳本語言；

6. 具備良好的文檔編寫能力和習(xí)慣，能夠編寫規(guī)范的驗(yàn)證詳細(xì)文檔；

7. 具備良好的溝通能力、協(xié)調(diào)能力和團(tuán)隊(duì)合作能力，工作認(rèn)真負(fù)責(zé)；

8. 有ARM芯片驗(yàn)證經(jīng)驗(yàn)者尤佳；

職位描述：

崗位職責(zé)：
1、仿真平臺(tái)的搭建和維護(hù)，協(xié)助軟件團(tuán)隊(duì)SDK開發(fā)和系統(tǒng)調(diào)試；
2、根據(jù)需求定制驗(yàn)證計(jì)劃，編寫驗(yàn)證代碼并調(diào)試，分析驗(yàn)證代碼的覆蓋率分析；
3、負(fù)責(zé)模塊及系統(tǒng)的前仿、后仿、功耗分析及時(shí)序分析，定位并報(bào)告Bug。


崗位要求：
1、電子信息及相關(guān)專業(yè)本科以上學(xué)歷；
2、熟悉UVM等驗(yàn)證方法學(xué)，7年IC驗(yàn)證工作經(jīng)驗(yàn)及以上；
3、熟悉Verilog硬件描述語言，有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，能夠進(jìn)行代碼、功能覆蓋率分析；
4、具有較強(qiáng)的腳本能力，例如tcl、perl、makefile\python、shell等；
5、熟練使用主流的EDA工具；有FGPA驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先；
6、做過混合仿真，或者有混合仿真的經(jīng)驗(yàn)。

職位描述：

崗位職責(zé)：
1、仿真平臺(tái)的搭建和維護(hù)，協(xié)助軟件團(tuán)隊(duì)SDK開發(fā)和系統(tǒng)調(diào)試；
2、根據(jù)需求定制驗(yàn)證計(jì)劃，編寫驗(yàn)證代碼并調(diào)試，分析驗(yàn)證代碼的覆蓋率分析；
3、負(fù)責(zé)模塊及系統(tǒng)的前仿、后仿、功耗分析及時(shí)序分析，定位并報(bào)告Bug。
崗位要求：
1、電子信息及相關(guān)專業(yè)本科以上學(xué)歷7年以上驗(yàn)證工作經(jīng)驗(yàn)；
2、熟悉Verilog硬件描述語言，有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，能夠進(jìn)行代碼、功能覆蓋率分析；
3、熟悉UVM等驗(yàn)證方法學(xué)，有相關(guān)的驗(yàn)證經(jīng)驗(yàn)這優(yōu)先考慮；
4、具有較強(qiáng)的腳本能力，例如tcl、perl、makefile\python、shell等；
5、熟練使用主流的EDA工具；有FGPA驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先。

職位描述：

工作職責(zé)： 1、熟練分析待驗(yàn)?zāi)繕?biāo)，提取驗(yàn)證向量； 2、負(fù)責(zé)開發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境，驗(yàn)證腳本工具，并維護(hù)驗(yàn)證流程； 3、與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作； 4、測(cè)試平臺(tái)開發(fā)，基于高級(jí)硬件語言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成； 5、能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。 任職要求： 1、碩士及以上學(xué)歷，計(jì)算機(jī)科學(xué)或電子工程相關(guān)專業(yè)； 2、集成電路驗(yàn)證工作經(jīng)驗(yàn)； 3、富有事業(yè)心和良好的團(tuán)隊(duì)協(xié)作能力； 4、熟悉ASIC設(shè)計(jì)流程，對(duì)UVM驗(yàn)證方法學(xué)有較深的理解; 5、有SOC，深度學(xué)習(xí)，視頻編解碼或圖形圖像處理模塊驗(yàn)證經(jīng)驗(yàn)者優(yōu)先 6、溝通表達(dá)能力良好，能夠高質(zhì)量撰寫各類工作報(bào)告

職位描述：

職責(zé)描述： 1.負(fù)責(zé)數(shù)字IC芯片前端驗(yàn)證; 2.使用C語言、SystemVerilog,UVM和腳本語言開發(fā)參考模型和驗(yàn)證平臺(tái)； 4.根據(jù)芯片規(guī)格撰寫驗(yàn)證計(jì)劃，編寫驗(yàn)證用例,調(diào)試驗(yàn)證用例,跑回歸測(cè)試； 5.與設(shè)計(jì)師和架構(gòu)師緊密合作，完成模塊級(jí)和系統(tǒng)級(jí)的驗(yàn)證工作； 6.與硬件以及軟件同事協(xié)同完成FPGA原型應(yīng)用，完成功能驗(yàn)證; 任職要求： 1.計(jì)算機(jī)，通信，自動(dòng)化，電子，軟件等相關(guān)專業(yè)本科或者以上學(xué)歷； 2.熟悉芯片開發(fā)/驗(yàn)證流程, 精通 Verilog/SystemVerilog 硬件設(shè)計(jì)語言; 3.熟練掌握UVM驗(yàn)證方法學(xué),能夠獨(dú)立搭建驗(yàn)證環(huán)境，完成功能覆蓋和隨機(jī)測(cè)試; 4.熟悉C/C 語言中的一種或以上，熟悉Shell/Python/Perl/Tcl腳本語言； 5.有芯片系統(tǒng)級(jí)或者IP模塊，F(xiàn)PGA/Emulation 驗(yàn)證經(jīng)驗(yàn)者優(yōu)先; 6.有網(wǎng)絡(luò)(交換機(jī)/路由器/網(wǎng)卡),總線(PCIE/USB/DDR)相關(guān)工作經(jīng)驗(yàn)者優(yōu)先; 7.具備良好的團(tuán)隊(duì)意識(shí)和快速解決問題的能力，主動(dòng)性、責(zé)任感強(qiáng)

職位描述：

職位描述： 1.各種IP的模塊驗(yàn)證，SOC相關(guān)的集成驗(yàn)證、系統(tǒng)驗(yàn)證，負(fù)責(zé)驗(yàn)證計(jì)劃的制定實(shí)施、測(cè)試用例的編寫。 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入 高級(jí)驗(yàn)證或leader另外要求： 1.負(fù)責(zé)整個(gè)團(tuán)隊(duì)驗(yàn)證平臺(tái)的搭建、維護(hù)，能夠帶領(lǐng)團(tuán)隊(duì) 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入 3.良好的溝通能力，英文溝通流暢 崗位要求： 1.大學(xué)本科及以上學(xué)歷，電子、通信、計(jì)算機(jī)或微電子專業(yè) 2.高級(jí)驗(yàn)證或leader至少三年芯片驗(yàn)證的相關(guān)工作經(jīng)驗(yàn) 3.熟悉verilog、System verilog、 C/C ，有扎實(shí)的數(shù)字電路基礎(chǔ) 4.熟悉SOC驗(yàn)證開發(fā)流程，了解常用的驗(yàn)證方法學(xué)，如UVM等 5.熟悉linux/unix環(huán)境，掌握per/python和unix shell語言 Job Description： 1.Take charge of verification platform development, and maintenance the plaform. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. The staff or manager needs as below: 1.Take charge of verification platform development, and maintenance the platform. Can lead the team. At least 3 years of work experience. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. 4.Good communication ability and good spoken English. Requirements: 1.Majors in Electronics,Telecommunication,Computer or Micro Electronics.Bachelor or above degree. 2.The staff or manager must have above 3 year Design Verification experience. 3.Familiar with verilog,System verilog,C/C ,rich knowledge about the digital circuit. 4.Familiar with SOC design verfication flow.Know about the verification methodologies,such as VMM etc. 5.Familiar with Linux/Unix,know about perl,python and unix shell.

職位描述：

崗位職責(zé)

1、參與驗(yàn)證方案制定，根據(jù)features制定驗(yàn)證計(jì)劃；

2、根據(jù)芯片驗(yàn)證計(jì)劃設(shè)計(jì)tests;

3、負(fù)責(zé)執(zhí)行驗(yàn)證計(jì)劃，保證驗(yàn)證工作按計(jì)劃完成；

4、支持其他團(tuán)隊(duì)的test issue debug

5、支持測(cè)試團(tuán)隊(duì)對(duì)部分問題的排查和debug工作。

任職要求

1、微電子/計(jì)算機(jī)/電子信息等相關(guān)專業(yè)，本科以上學(xué)歷；

2、熟悉芯片設(shè)計(jì)流程、數(shù)字IC驗(yàn)證流程，并具有流片經(jīng)驗(yàn)；

3、精通Verilog HDL、SystemVerilog、驗(yàn)證UVM方法學(xué)；

4、精通c、c 、python、perl、systmc等常見編程語言；

5、具有較強(qiáng)的解決問題能力，以及良好的團(tuán)隊(duì)溝通能力；

6、有存儲(chǔ)管理、cache系統(tǒng)工作經(jīng)驗(yàn)者優(yōu)先；

7、有Risc-V、流處理器相關(guān)工作經(jīng)驗(yàn)者優(yōu)先

職位描述：

職責(zé): 1. 在模塊/子系統(tǒng)/芯片級(jí)別驗(yàn)證設(shè)計(jì)和實(shí)現(xiàn)； 2. 根據(jù)規(guī)范確定驗(yàn)證范圍，制定驗(yàn)證計(jì)劃/目標(biāo)； 3.使用隨機(jī)驗(yàn)證方法(如UVM)的測(cè)試平臺(tái)開發(fā)，測(cè)試用例開發(fā)； 4. 與建筑師，設(shè)計(jì)師和物理設(shè)計(jì)(布局)合作實(shí)施。 5. 使用gate-level netlist進(jìn)行后期模擬。 6. 支持前/后硅測(cè)試。 要求: 1. 微電子、電子工程或相關(guān)專業(yè)本科、碩士或博士，2年以上認(rèn)證工作經(jīng)驗(yàn)； 2. 經(jīng)驗(yàn)System-Verilog / UVM OVM / VMM / Specman-E； 3.熟悉模擬器(Modelsim, NC-sim, VCS)； 4. 有Perl或其他腳本語言的使用經(jīng)驗(yàn)； 5. 熟悉2G/3G/4G/5G基帶架構(gòu)，ARM, AHB架構(gòu)優(yōu)先； 6. 熟悉基帶芯片外設(shè)(PCIE/USB/MIPI/I2C)優(yōu)先； 7. 英語良好。

職位描述：

工作職責(zé)：
1、熟練分析待驗(yàn)?zāi)繕?biāo)，提取驗(yàn)證向量；
2、負(fù)責(zé)開發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境，驗(yàn)證腳本工具，并維護(hù)驗(yàn)證流程；
3、與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作；
4、測(cè)試平臺(tái)開發(fā)，基于高級(jí)硬件語言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成；
5、能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。

任職要求：
1、碩士及以上學(xué)歷，計(jì)算機(jī)科學(xué)或電子工程相關(guān)專業(yè)；
2、集成電路驗(yàn)證工作經(jīng)驗(yàn)；
3、富有事業(yè)心和良好的團(tuán)隊(duì)協(xié)作能力；
4、熟悉ASIC設(shè)計(jì)流程，對(duì)UVM驗(yàn)證方法學(xué)有較深的理解;
5、有SOC，深度學(xué)習(xí)，視頻編解碼或圖形圖像處理模塊驗(yàn)證經(jīng)驗(yàn)者優(yōu)先
6、溝通表達(dá)能力良好，能夠高質(zhì)量撰寫各類工作報(bào)告